TechBase DGO

TI Power Workshop

27.11.2019

TechBase, 09:00 bis 17:00 Uhr

Am 27.11.2019 um 9.00 Uhr findet wieder der TI Power Workshop von Texas Instruments in der TechBase statt.

Agenda:

  • Grundlagen DC/DC Topologien
    • Warum Schaltnetze?
    • Leistungsteil Abwärtswandler, Spannungs- und Stromverlauf
    • Aufwärtswandler, Spannungs- und Stromverlauf
    • Buck & Boost = 2sw / 4sw BuckBoost converter
    • Inverter, Spannungs- und Stromverlauf
    • Inverter Flyback SEPIC CUK

Einführung ‚TI POWER STAGE DESIGNER’ v.4.0

  • Dimensionierung des Leistungsteils für einen Abwärtswandler
    • grobe Festlegung der Schaltfrequenz aufgrund Eingangsspannung und Leistung
    • grobe Festlegung der Reglerbandbreite aufgrund Fsw, GBw, Ausgangsfilter
    • Bestimmung der Speicherdrossel; Windungsverluste DC/AC, Kernverluste, Kerngeometrie
    • Bestimmung der Halbleiter, Schaltverluste & RMS Verluste, Treiberverluste, Durchflussverlust
    • Bestimmung des Ausgangskondensators bzgl. dynamischen Anforderungen und Ripplestress
    • Bestimmung RC Daempfglied zur Reduzierung gestrahlter Stoerungen im VHF-Band
  • Grundlagen Regelungstechnik
    • Regelstrecke linearisiert im Frequenzbereich (Voltage Mode/Current Mode)
    • Grundlegende Funktion des Pulsbreitenmodulators, sample & hold, Nyquist-Kriterium
    • physikalische Grenzen der Bandbreite
    • geeignete Auswahl der Nullstellen & Polstellen für
       a) Typ 2 – Kompensation DCM, oder CM oder VM mit hohem ESR = niedrige ESR Nullstelle
       b) Typ 3 – Kompensation CCM und VM und mit niederem ESR = hohe ESR Nullstelle
    • Bewerten des Bodeplots (Kleinsignalanalyse im Frequenzbereich bzgl. bw, PM, GM mittels NWA)      im Vergleich zur Sprungantwort (Grossignalanalyse im Zeitbereich mittels Scope)
    • Verknüpfung Frequenzvereich zu Zeitbereich
    • Erarbeiten der E/A-Kompensation Typ 3 fuer obigen Abwaertswandler (2)

Einführung EXCEL Vorlage TPS40k nach ‚K-VENABLE’ und ‚TI LOOP DESIGNER‘ v.4.0
Vergleich der obigen Berechnungen mit EXCEL und den Messungen zu PMP7154

  • Layout Abwärtswandler bestückt mit ultraschnellen FETs
    • Erarbeiten eines Layouts bei Verwendung ultraschneller TI „nexFETs“ zu PMP7113 = „Back-to-Back Layout“

 

Die Anmeldung läuft per E-Mail an: Benjamin Balazsi, b-balazsiti.com

 

Veranstalter

Texas Instruments EMEA Sales GmbH

zurück zur Übersicht

Unsere Website nutzt Cookies

Wir verwenden Cookies zur Unterstützung technischer Funktionen, um unsere Website möglichst bedienerfreundlich zu gestalten. Darüber hinaus verwenden wir Statistik-Cookies, die dazu dienen, Informationen über das Benutzerverhalten auf dieser Website zu gewinnen und unsere Website auf Basis dieser Informationen stetig zu verbessern. Die Nutzung dieser Statistik-Cookies (z.B. Ihre Einwilligung wieder widerrufen) können Sie in unserer Datenschutzerklärung verwalten.

Aktuell sind alle Cookies deaktiviert.